半导体周报0101-半导体之先进封装

半导体周报-0101

一、行业新闻及动态：

1、半导体设计：

《科创板日报》20日讯，三星电子和Naver展示了他们在最近的一年里共同开发的人工智能（AI）半导体，该产品能效比英伟达等竞争对手的芯片高出约8倍，预计将为Naver的超大规模AI模型HyperCLOVA X提供支持。

 

《科创板日报》19日讯，SK海力士日前在IEDM 2023全球半导体大会上宣布，其用于HBM制造的混合键合工艺已获得可靠性认证。SK海力士第三代HBM（HBM2E）将DRAM堆叠成8层，在使用混合键合工艺制造后，通过了所有方面的可靠性测试。

 

财联社12月23日电，在今日举办的2023NIO DAY上，蔚来汽车发布首颗自研智能驾驶芯片——神玑NX9031。神玑NX9031采用5nm车规工艺制程，有超过500亿颗晶体管。蔚来期望用一颗自研芯片实现目前业界四颗旗舰智能驾驶芯片的性能，使得效率和成本更优。

 

2、半导体设备：

《科创板日报》22日讯，荷兰半导体设备制造商ASML表示，将向英特尔交付首批新型"High NA"极紫外光刻系统。英特尔18A机台已经正式到位，明年第一季将可望顺利进入试产。

 

财联社12月22日电，意法半导体官微宣布，该公司与理想汽车签署了一项碳化硅（SiC）长期供货协议。按照协议，意法半导体将为理想汽车提供碳化硅MOSFET，支持理想汽车进军高压纯电动车市场的战略部署。据介绍，理想汽车即将推出的800V高压纯电平台将在电驱逆变器中采用意法半导体的第三代1200V SiC MOSFET技术。

 

3、半导体制造及封测：

《科创板日报》24日讯，International Business Strategies（IBS）分析师近日发布报告，称制造商过渡到2nm工艺后，相比3nm工艺，制造成本将增加50%，导致每片2nm晶圆的成本为3万美元。IBS预估，一家月产能5万片晶圆的2nm晶圆厂（WSPM）成本约为280亿美元，而建设相同产能的3nm晶圆厂，预估为200亿美元。

 

4、其他：

《科创板日报》20日讯，SIA公布预估报告指出，因PC、智能手机销售低迷，拖累2023年全球半导体销售额预估将同比下降9.4%至5200亿美元，不过明年半导体销售额有望摆脱萎缩、转为增加，预估将同比增长13.1%至5884亿美元。SIA总裁兼首席执行官John Neuffer指出，半导体需求在2023年底明显呈现正向态势。 明年将呈现强劲反弹。

 

二、本周话题——半导体先进封装

先进封装发展背景简介：

半导体封装：半导体封装是指将生产加工后的晶圆进行切割、焊线、塑封，使电路与外部器件实现连接，并为半导体产品提供机械保护，使其免受物理、化学等环境因素损失的工艺。

发展历程：封装技术的发展史是芯片性能不断提高、系统不断小型化的历史。封装是半导体晶圆制造的后道工序之一，目的是支撑、保护芯片，使芯片与外界电路连接、增强导热性能等。封装技术的发展大致分为 4 个阶段：第一、第二阶段（1990 年以前）以 DIP、SOP 和 LCC 等技术为主，属于传统封装；第三阶段（1990 至 2000 年）已经开始应用先进封装技术，这一阶段 BGA、CSP 和 FC 技术已开始大规模生产；第四阶段（2000 年至今），先进封装技术从二维开始向三维拓展，出现了 2.5D/3D 封装、晶圆级封装、扇出型封装等封装技术。先进封装也称为高密度封装（HDAP，High Density Advanced Package），采用先进的设计和工艺对芯片进行封装级重构，并有效提升系统性能。相较于传统封装，先进封装具有引脚数量增加、芯片系统更小型化且系统集成度更高等特点。

资料来源：《先进封装技术的发展与机遇》，曹立强等，万联证券研究所

        集成电路中晶体管尺寸的微缩逐渐接近硅原子的物理极限。芯片工艺尺寸日益走向极致（3nm至1nm），而1nm的宽度中仅能容纳2个硅原子晶格。如若进一步微缩，就将进入量子物理的世界，面临现阶段较为棘手的量子隧穿效应和散热等问题。晶体管数量不断增加会造成短沟道效应，即当通道长度缩短到量子物理阈值时会产生量子隧穿效应，从而使晶体管的性能衰减。此外，晶体管工作会持续产生热量，当数以万计的晶体管以较短的间隔放置时，也需要解决散热问题。

        先进封装成为超越摩尔定律、提升系统性能的关键路径之一。目前集成电路发展主要沿着两个技术路线进行，一个是摩尔定律的延伸，即向芯片小型化的方向发展，通过微缩半导体器件的晶体管尺寸以增加可容纳的晶体管数量，以单个芯片性能的提升为目标；另一个是超越摩尔定律，即以先进封装技术的发展为主要方向，将处理、模拟等多种芯片集成在一个系统内，实现系统级封装(System in Package, SiP)，以系统性能的提升为目标。

        后摩尔时代，先进封装成为趋势。先进封装是在不要求提升芯片制程的情况下，实现芯片的高密度集成、体积的微型化，并降低成本，符合高端芯片向尺寸更小、性能更高、功耗更低演进的趋势。传统封装的功能主要在于芯片保护、电气连接，先进封装在此基础上增加了提升功能密度、缩短互联长度、进行系统重构的三项新功能。在后摩尔时代，人们开始由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”，先进封装成为半导体行业发展重点。

集成电路的发展方向

资料来源：International Roadmap for Devices and Systems，万联证券研究所

 

先进封装简介：

对比传统封装：先进封装与传统封装的主要区别在互联方式。一般而言，先进封装与传统封装的主要区别在于是否主要采用打线封装。传统封装工艺采用单科芯片通过焊线方式封装到基板或引线框架上。而先进封装形式更加多维：如用倒装焊代替引线焊接，提高了互联密度及电性；用焊球阵列代替引线框架外引脚，提高了 I/O 数量、封装密度及电性能；晶圆级封装则用芯片工艺代替了传统封装工艺；芯片尺寸封装带来封装效率的持续提升；3D 则使封装密度和性能进一步发展。

技术方案：

        目前，带有倒装芯片（FC）结构的封装、晶圆级封装（WLP）、系统级封装（SiP）、2.5D 封装、3D 封装等均被认为属于先进封装范畴，这些先进封装大量使用 RDL（再布线）、Bump（凸块）、TSV（硅通孔）、Wafer（晶圆）等基础工艺技术。RDL、TSV、Bump、Wafer 也称为先进封装四要素。

1）Bump（凸块）技术，凸块是定向指生长于芯片表面，与芯片焊盘直接或间接相连的具有金属导电特性的突起物。普遍应用于 Flip-Chip（倒装焊）技术中，处于晶圆之间互联的位置，起着电气互联和应力缓冲的作用，其发展趋势是使金属凸点越来越小，直至发展为 HybridBonding（混合键合）技术，该技术制造的电介质表面光滑、没有凸点，且具有更高的集成密度；2）RDL（重布线层）技术，用于 X 与 Y 平面电气延伸和互联。在晶圆表面沉积金属层和相应的介质层，并形成金属布线，对 I/O 端口进行重新布局，将其布局到新的，占位更为宽松的区域，并形成面阵列排布，RDL 广泛应用于 WLP（晶圆级封装）技术和 2.5D/3D 技术中，但不适用于 Flip-Chip 技术；3）Wafer（晶圆）技术，可以用作芯片的基底和 WLP 封装的载体，也可以与硅基板一同实现 2.5D 集成，技术发展趋势是使 Wafer面积逐渐增大；4）TSV（硅通孔）技术，是一种利用垂直硅通孔实现芯片互连的方法，相比于传统引线连接，具有更短的连接距离、更高的机械强度、更薄的芯片厚度、更高的封装密度，同时还可以实现异种芯片的互连。

 

先进封装四要素

资料来源：SiP与先进封装技术，万联证券研究所

RDL和TSV使封装技术在X-Y-Z三维空间中具备延伸和发展的可能性。重布线层（RDL）技术使得晶圆级封装得以在X-Y平面进行延伸，诞生了WLCSP、FOWLP、INFO、FOPLP、EMIB等技术。基于硅通孔（TSV）技术，封装系统沿着Z轴进行延伸，实现了二维向三维的拓展，出现了2.5D和3D集成，并演变出CoWoS、HBM、Co-EMIB、HMC、Wide-IO、Foveros、SoIC、X-Cube等技术。

主流先进封装技术方案及延伸方式

资料来源：SiP与先进封装技术，万联证券研究所

        平面上革新的技术核心主要是 Bump 及 RDL 技术。Bump 技术主要用于倒装焊、BGA 中，是通过在晶圆或芯片表面焊接秋装或柱状金属凸点来实现界面见的电气互联，核心在于 UBM（凸点金属化）及凸点的制备。完成后，需要在底部填充树脂以分散应力，且可以保护芯片免受环境、机械震动、热疲劳等影响。采用倒装焊能够使互联路径更短、互联尺寸小、优良的散热性能，且封装的厚度更薄。        

扇入型（Fan-in）与扇出型（Fan-out）晶圆级封装形式对比

资料来源：矽品官网，国泰君安证券研究

RDL 技术主要用于晶圆级封装中的扇出型（Fan-out）封装，通过聚合物（PI 或 PBO）实现重布线，连接芯片焊区及凸点，由于对芯片上的触点进行重新布局和导电，可以将芯片管脚引出到外部更宽松的区域，从而降低了封装难度，增加了 I/O引脚数量。在加入有源/无源器件后，即变为系统级封装。WLCSP 无需封装基板的倒装而直接实现芯片粘结，更加牢固，工艺更简单，甚至不需要底部填充，灵活性也更高，能够满足便携、高速的应用需求。

 

 

典型 RDL+模塑铜柱凸点工艺流程

资料来源：SMT，国泰君安证券研究

空间上革新的技术核心为 TSV 硅通孔（Through SiliconVia）技术。TSV本质是晶圆上的制程，技术通过在硅中介层或芯片中插入垂直的金属填充孔，能够短距离连接上下层芯片，大幅缩短互连线长度，减少信号传输延迟和损失，是 2.5D/3D 的核心技术。目前，CMOS 图像传感器、MEMS 微机电系统及 HBM是 TSV 3D 技术的主要应用市场。

2.5D/3D 封装结构示意图

资料来源：Semiconductor Engineering，Ansforce，国泰君安证券研究

先进封装的技术与形态会根据应用侧需求不断变化与迭代。从WLP、SiP、2.5D/3D等技术方案出发，各厂商根据应用侧需求进一步迭代出更深层的技术。以晶圆级封装（WLP）技术为例，起初WLP技术采用Fan-in形态，随着引脚数要求增加，Fan-out形态逐渐成为主流；而后出于提升系统性能的目标，台积电将多个芯片Fan-out工艺集成起来，诞生了INFO技术；而从节省成本的角度出发，单个芯片的FOWLP技术又进一步迭代出面板级封装技术（FOPLP）。

主流封装技术方案与特点

资料来源：SiP与先进封装技术，万联证券研究所

（1）倒装芯片（Flip-Chip,FC）

常规芯片封装流程中包括贴装、引线键合两个关键的供需，而 FC 则合二为一，直接通过芯片上呈阵列排布的凸点来实现芯片与封装衬底的互联，由于芯片是倒扣在封装衬底上的，与常规芯片放置相反，故称为倒装片。与引线键合工艺相比，倒装工艺具备多个优点：（1）I/O 密度高；（2）互联长度大幅缩短，互连电阻、电感更小；（3）芯片中产生的热量可通过焊料凸点直接传输刀封装沉底，芯片散热性更好。

（2）2.5D 封装与 3D 封装

2.5D 封装和 3D 封装是高密度封装技术的两种不同形式。2.5D 封装：裸片并排放置在具有硅通孔（TSV）的中介层顶部。其底座，即硅中介层（Silicon Interposer），可提供芯片之间的互联。3D 封装：又称为叠层芯片封装技术，3D 封装可采用凸块或硅通孔技术（Through Silicon Via，TSV），TSV 是利用垂直硅通孔完成芯片间互连的方法，由于连接距离更短、强度更高，能实现更小更薄而性能更好、密度更高、尺寸和重量明显减小的封装，而且还能用于异种芯片之间的互连。

（3）晶圆级封装（Wafer Level Package,WLP）

WLP 晶圆级封装，直接在晶圆上进行大部分或全部的封装测试程序，之后再进行切割制成单颗芯片。采用这种封装技术，不需要引线框架、基板等介质，芯片的封装尺寸减小，批量处理也使生产成本大幅下降。WLP 可分为扇入型晶圆级封装（Fan-In WLP）和扇出型晶圆级封装（Fan-Out WLP）两大类：

1）扇入型直接在晶圆上进行封装，封装完成后进行切割，布线均在芯片尺寸内完成，封装大小和芯片尺寸相同；2）扇出型基于晶圆重构技术，将切割后的各芯片重新布置到人工载板上，芯片间距离视需求而定，之后再进行晶圆级封装，最后再切割，布线可在芯片内和芯片外，得到的封装面积一般大于芯片面积，但可提供的 I/O 数量增加。

（4）系统级封装（SiP）

系统级封装属于广义的先进封装，侧重于系统属性。包括处理器、存储器、FPGA 等功能芯片集成在一个封装内，从而实现一个基本完整的功能。但 SiP 并不是先进封装特定的某种技术方案，因为 SiP 可能采用传统的 Wire Bonding（引线键合技术）工艺，也可能采用先进封装的 Flip-Chip 工艺。但随着系统对性能、功耗、体积的要求越来越高，集成密度的需求也越来越高，SiP 也会越来越多地采用先进封装工艺。在下方示意图中，SiP 指代的是封装整体，Chiplet/Chip 是封装中的单元，先进封装是由Chiplet/Chip 组成的，2.5D 和 3D 是先进封装的工艺手段。

（5）Chiplet

Chiplet 是通过总线和先进封装技术实现异质集成的封装形式。Chiplet 也称为小芯片或芯粒，该技术通过将多个芯片裸片（Die）通过内部互联技术集成在一个封装内，构成专用功能的异构芯片。通过采用 2.5D、3D 等高级封装技术，Chiplet 可实现多芯片之间的高速互联，提高芯片系统的集成度，扩展其性能、功耗优化的空间。相对 SoC 系统级芯片的传统设计方法，Chiplet 技术方案不需要购买 IP 或者自研生产，只需要购买已经实现好的小硅片进行封装集成，且 IP 可以复用。所以 Chiplet 可以看成是一种硬核形式的 IP，但它是以芯片的形式提供的。

 

行业现状：

        据 Yole 数据，2021 年全球封装市场总营收为 844 亿美元，其中先进封装占比 44%，市场规模达 374 亿美元。据 Yole 预测，2027 年全球封装市场规模为 1221 亿美元，其中先进封装市场规模为 650 亿美元，占比将提升至 53%。2021-2027 年间先进封装市场规模的年化复合增速为 9.6%，将为全球封测市场贡献主要增量。

2021 年封装市场规模及构成            2027 年封装市场规模及构成

资料来源： Yole，长电科技，万联证券研究所

受益于国产替代加速及制造业的发展，中国大陆的先进封装市场蓬勃发展。根据Frost&Sullivan统计，中国大陆2020年先进封装市场规模为351.3亿元，预计2025年将增长至1,136.6亿元，2020-2025年间年化复合增速达26.47%，高于Yole对全球先进封装市场年化复合增速9.6%的预测值。

 

2016 年-2025E 中国大陆封装市场规模

资料来源：汇成股份招股说明书，Frost&Sullivan，万联证券研究所

        倒装封装目前是先进封装行业营收规模最大的技术方案，嵌入式、3D 堆叠和晶圆级扇出型等高阶封装成长速度较快。根据互连技术的分类，目前倒装封装技术的营收规模最大，其次是 3D 堆叠封装及晶级扇出型封装。许多普通规格的芯片产品均需要采用倒装封装（Flip-chip）进行内部封装，因此目前倒装封装的市场规模最大。而晶圆级封装（WLP）和嵌入式封装（ED）属于更高阶的封装技术，主要应用于高端芯片封装，目前市场应用规模相对较小。但是从成长速度看，高阶封装技术如嵌入式封装、3D堆叠、晶圆级扇出型封装是发展最快的三种方案，根据 Yole 的预测，2020-2026 年市场规模年化复合增速预计分别为 25%、22%及 15%。

 

先进封装为半导体设备行业带来增量：

        在先进封装工艺中，对传统封装设备的使用需求和精度要求都有所提升。传统封装测试主要位于晶圆制造链的后道工序，包括减薄、切割、贴片、键合、打标、测试等步骤，需要使用减薄机、划片机、贴片机、引线键合机、激光打标机等半导体设备。随着先进封装的发展，在传统封装工艺的基础上也会有所改进，主要包括：（1）在先进封装工艺中，芯片堆叠的层数增加，为了保持芯片体积较小，对减薄设备的精度提出更高要求；（2）在Chiplet设计中，制造小芯片需要更多的的切割和贴合，使得划片机、贴片机的需求数量和精度要求都有所提升；同时Chiplet技术中每个裸片都需要进行测试，且将小芯片集成后还需要进行系统性的测试，因而亦增加了测试设备的需求。

传统封装的步骤与设备

资料来源：IC咖啡，万联证券研究所

        在先进封装工艺中，除了传统封装设备，还需要使用晶圆制造前道工艺的设备。先进封装使用的设备与晶圆制造的前道工艺开始有所重叠，而不只是传统封装所需要的减薄机、划片机、贴片机等，刺激设备需求应封装技术发展而增长。在RDL、Bumping、TSV等互连技术中，均需要使用涂胶机、光刻机等设备；TSV技术需要钻孔，还增加了刻蚀机的需求。此外对传统封装设备中的减薄机、划片机也需要进行一定改进，比如将设备进一步设计为带凸点晶圆减薄机、带凸点晶圆划片机等，同时对厚度、划切道宽度等均提出了更高的精度要求。

先进封装晶圆级工艺所需设备

资料来源：《先进封装关键工艺设备面临的机遇和挑战》，王志越，万联证券研究所

国内先进封装产业链所用设备有望部分实现国产替代。近年来国内半导体设备厂商发展迅速，涌现了北方华创、中微半导体、沈阳拓荆、华海清科、精测电子等具备较先进制程设备工艺实力的公司，对于先进封装所使用的刻蚀机、涂胶显影设备、清洗设备、测试机等有望部分实现国产替代。

部分工艺环节设备的竞争格局

资料来源：Gartner,芯源微招股说明书，万联证券研究所

 

竞争格局：

封测厂及晶圆厂龙头均积极布局先进封装。根据 Yole 数据，2021 年各行业龙头在先进封装行业的资本支出合计约为 119 亿美元。晶圆厂阵营方面，英特尔以 35 亿美元的资本支出排名第一，主要用以支持Foveros 和 EMIB 技术。台积电、三星以 30.5 亿美元和 15 亿美元的资本支出分别排名第二、第四。而封测厂阵营方面，日月光以 20 亿美元的资本支出排名第三，其是最大也是唯一能够与代工厂和集成设备制造商形成竞争的 OSAT。中国大陆封测厂长电科技和通富微电在先进封装资本支出方面则分居第 6、 7 名。

晶圆厂阵营及封测厂阵营关注侧重点各有不同。晶圆厂由于在前道环节的经验更丰富，能更快掌握需要刻蚀等前道步骤的 TSV 技术，因而在 2.5D / 3D 封装技术方面较为领先，如英特尔的 Foveros 技术和台积电的 CoWoS 技术，均是高维集成的领先技术。而后道封装厂商则更熟悉异质异构集成且封装技术布局全面，因此在 SiP 技术的发展方面更有优势，比如日月光半导体推出的“VIPack”先进封装平台，就将FOSiP 等系统级封装技术列为核心技术之一。在后摩尔时代，先进封装为封装行业带来核心增量，亦成为晶圆厂和封测厂的兵家必争之地。预计未来晶圆制造厂的工艺程序将会演变成从制造到封装的一体化工程，而 OSAT 则会呈现马太效应，技术迭代能力强、客户资源丰富的龙头企业更具优势，市场份额有望更加集中。

2021 年封测厂及晶圆厂龙头在先进封装行业的资本支出（$M）

资料来源：Yole，天天IC，万联证券研究所

        根据 2022 年海内外已经上市的封测厂（OSAT，Outsourced Semiconductor Assemblyand Test）营收情况，OSAT 行业整体营收排名变化不大，竞争格局较为稳定。中国大陆封测厂中有长电科技、通富微电、华天科技和甬矽电子进入前三十名的榜单，其中长电科技、通富微电和华天科技稳居榜单前十。从毛利率和研发营收比来看，中国大陆封测厂的研发投入水平处于国际领先水平，但毛利率与海外巨头相比仍有提升空间。中国大陆封测厂蓬勃发展，以长电科技最为突出。在芯思想发布的委外封测前十大榜单中，中国大陆市占率占比 24.55%，仅次于中国台湾地区。在中国大陆封测厂中，长电科技市占率占比 44%，是国内封测行业的龙头企业。

2022 年全球前十大 OSAT 厂商所在区域市占率

资料来源：芯思想研究院，长电科技，万联证券研究所

 

大陆相关企业

长电科技：

技术实力深厚，具备先进封装能力。封测龙头公司，业务覆盖面广。长电科技是一家全球领先的芯片封测厂商，根据芯思想研究院发布的2022 年全球委外封测榜单，长电科技市占率 10.71%，在全球前十大 OSAT 厂商中排名第三，中国大陆第一。公司业务包括集成电路的系统集成、设计仿真、技术开发、产品认证、晶圆中测、晶圆级中道封装测试、系统级封装测试、芯片成品测试，涵盖了高、中、低各种半导体封测类型，终端应用涉及网络通讯、移动终端、高性能计算、车载电子、大数据存储、人工智能与物联网、工业智造等领域，覆盖面广。公司目前在韩国、新加坡、中国江阴、滁州、宿迁均设有运营中心，可向世界各地的半导体客户提供直运服务。聚焦关键应用领域，面向全球市场，提供高端定制化封装测试解决方案和配套产能长电科技聚焦关键应用领域。公司在 5G 通信类、高性能计算、消费类、汽车和工业等重要领域拥有行业领先的半导体先进封装技术（如 SiP、WL-CSP、FC、eWLB、PiP、PoP 及 XDFOI™系列等）以及混合信号/射频集成电路测试和资源优势，并实现规模量产。长期看长电科技通过与全球客户深入合作磨练出的工艺技术核心能力，形成差异化竞争优势，有望持续受益焦高性能封装技术高附加值应用占比提升。

 

通富微电：

通富微电成立于 1997 年，2007 年深交所上市。公司主营业务为集成电路封装测试，封装方面目前已拥有 Bumping、WLCSP、FC、BGA、SiP 等先进封测技术，QFN、QFP、SO 等传统封测技术以及汽车电子产品、MEMS 等封测技术；测试方面目前已覆盖圆片测试、系统测试等测试技术。通富微电产品线更专注于 FC、Bumping 和存储方向，受益下游客户 AMD 和存储客户弹性大。通富微电在全球前十大封测企业中营收增速连续 3 年保持第一，2022 年营收规模首次进入全球四强。先进封装技术领先，多样化布局。公司提前布局多芯片组件、集成扇出封装、2.5D/3D 等先进封装技术方面，可为客户提供多样化的 Chiplet 封装解决方案，并且已为 AMD 大规模量产 Chiplet 产品。FCBGA 封装技术方面行业领先，已完成 5nm 制程的 FC 技术产品认证，逐步推进 13 颗芯片的 MCM 研发，FCBGA-MCM 高散热技术方面具备了 IndiumTIM 等行业前沿材料的稳定量产能力。Fan-out 技术达到世界先进水平，高密度扇出型封装平台完成 6 层 RDL 开发；2.5D/3D 先进封装平台取得突破性进展，BVR 技术实现通线并完成客户首批产品验证，2 层芯片堆叠的 CoW 技术完成技术验证。

 

甬矽电子：

聚焦先进封装，产品结构完善优质。甬矽电子成立于 2017 年 11 月，主要聚焦集成电路封测中的先进封装领域，主要终端包括消费类电子、汽车电子、工规产品等。公司在国内独立封测企业中排名第 11，在内资独立封测企业中排名第 6，技术实力和规模均在前列。且销售收入主要来自于中高端封装产品，并在射频前端芯片封测、AP 类 SoC 芯片封测、触控 IC 芯片封测、WiFi 芯片封测、蓝牙芯片封测、MCU等物联网（IoT）芯片封测等新兴应用领域具有良好的市场口碑和品牌知名度。公司从成立之初即聚焦集成电路封测业务中的先进封装领域，全部产品均为 QFN/DFN、WB-LGA、WB-BGA、Hybrid-BGA、FC-LGA 等中高端先进封装形式，并在系统级封装（SiP）、高密度细间距凸点倒装产品（FC 类产品）、大尺寸/细间距扁平无引脚封装产品（QFN/DFN）等先进封装领域具有较为突出的工艺优势和技术先进性，产品结构较为优化。近年来，公司陆续完成了倒装和焊线类芯片的系统级混合封装、5 纳米晶圆倒装等技术的开发，并实现稳定量产。同时，公司已经掌握系统级封装电磁屏蔽（EMI Shielding）技术、芯片表面金属凸点（Bumping）技术，并积极开发 Fan-in/Fan-out、2.5D/3D 等晶圆级封装技术、高密度系统级封装技术、大尺寸 FC-BGA 封装技术等，为公司未来业绩可持续发展积累了较为深厚的技术储备。

 

 

 

 

 

免责声明：本文章不涉及投资建议，仅供分享观点所用。

参考资料：

万联证券：大算力时代下先进封装大有可为

中泰证券-先进封装设备行业深度：先进封装推动设备需求高增，国产设备迎发展良机

国泰君安证券：先进封装产业链深度报告（一）——先进封装向高集成高互联进军，封装基板国产化空间广阔