半导体周报(国科龙晖整理)-0528

一、行业动态及新闻：

（1）半导体设计：

据台媒报道，台积电(2330)2纳米制程进展顺利，预计今(2023)年底前在新竹小量试产(mini line)，2024年第一季展开进机，预计2024年底至2025年初在Fab20晶圆厂风险性试产，首发有望续由苹果拔得头筹，其他大客户如Intel、英伟达、超微也已在洽谈后续合作计划。

 

芯片初创企业Ampere Computing 对外发布了其全新 AmpereOne系列处理器。据介绍，该处理器使用台积电5nm工艺制造，拥有多达 192 个单线程 Ampere 核，内核数量为业界最高。此外，该芯片还增加了 8 通道的 DDR5 内存和128 通道的 PCIe Gen5 IO，搭配网格拥塞管理（Mesh Congestion Management）、细粒度电源管理（Fine Grained Power Management）和内存标签（Memory Tagging）等功能，为高性能、高利用率的多用户环境（如云）提高了性能一致性、可管理性和安全性。

 

据三星官方预告，三星计划在今年6月的VLSI Symposium 2023上公布其名为SF3（3GAP）的第二代3nm工艺技术和名为SF4X4纳米芯片制造工艺。该活动将于2023年6月11日至16日在日本京都举行。

 

据外媒消息，日本晶圆代工厂商Rapidus于5月22日在日本北海道千岁市其2nm工厂预设地举行的工程概要说明会上表示，其2nm试产产线开始生产的时间预计将在2025年3-4月左右。

 

(2) 半导体制造及封测：

据“行家说汽车半导体”报道，5月26日，吉利科技旗下晶能微电子与温岭新城开发区签订项目合作协议，晶能将在温岭新城投资建设车规级半导体封测基地。据悉，晶能将围绕自有车规级功率器件系列产品的开发和封测，同步攻坚MEMS IC等新产品和业务。作为吉利科技旗下功率半导体公司，晶能微电子专注于新能源领域的芯片设计与模块创新，产品广泛应用于新能源汽车、光伏等领域。

 

TechInsights 最新报告数据称，全球半导体资本开支2023年预计将下滑16%至1522亿美元。其中，全球晶圆代工板块2023年资本开支预计出现8%的小幅下滑至646亿美元，占半导体产业整体资本开支的比重将攀升至42%。晶圆代工作为半导体产业链上游，其产值表现与半导体行业景气度高度相关，如今也正在经历冲击。

 

TrendForce 表示，SK海力士的无锡晶圆厂获得了半导体禁令下为期一年的生产许可，但地缘政治风险和疲软的需求促使该公司在 2023 年第二季度将晶圆开工量每月减少约30%。展望未来，SK海力士决定以 DDR5 服务器DRAM和HBM等高性能 DRAM、采用176层 NAND 的 SSD、uMCP产品为中心的销售，以提升营业收入。公司表示随着第一季度客户的库存转为下跌趋势，且第二季度起存储器减产将使供应商的库存减少，预计下半年市场环境将得到改善。

 

（3）半导体设备：

5月23日下午据日本经济新闻报道，日本经济产业省公布外汇法法令修正案，正式将先进芯片制造设备等23个品类纳入出口管制，该管制将在7月23日生效。日本经济产业省发布的清单涉及清洗、成膜、热处理、曝光、蚀刻、检查等23个种类，包括极紫外（EUV）相关产品的制造设备和三维堆叠存储器的蚀刻设备等。

 

（4）其他

日前，网络安全审查办公室依法对美光公司在华销售产品进行了网络安全审查。审查发现，美光公司产品存在较严重网络安全问题隐患，对我国关键信息基础设施供应链造成重大安全风险，影响我国国家安全。为此，网络安全审查办公室依法作出不予通过网络安全审查的结论。按照《网络安全法》等法律法规，我国内关键信息基础设施的运营者应停止采购美光公司产品。

 

半导体设备投资（WFE）：SEMI 公布 2022 年全球半导体设备市场规模同比增长 5%至 1,076 亿美元。但受下游需求及宏观经济转弱影响，半导体自 2H22 进入下行周期，台积电、美光 等半导体制造商宣布削减 2023 年资本开支，SEMI 预计 2023 年全球半导体设备市场规模 将同比减少 16%至 912 亿美元，而 2024 年恢复成长 17.6%至 1071.6 亿美元。

 

2023 年 5 月，矢野综合研究所对全球功率半导体市场进行了调查（基于制造商出货量），并公布了到 2030 年的市场预测。预计到 2030 年将达到 369.8 亿美元，而 2022 年为 238.9 亿美元。其中，SiC（碳化硅）功率半导体预计占比17.4%。

 

2023年5月25日，索尼半导体解决方案在同日举行的业务说明会上宣布，计划在熊本县甲子市新收购约27万平方米的土地。未来，预计将建设一个新的图像传感器工厂。

 

在 2023 年 IEEE 国际互连技术大会 (2023 IEEE IITC) 上，世界领先的纳米电子和数字技术研究与创新中心imec 提供了第一个实验证据，证明300mm硅晶圆上的薄导体薄膜的电阻率可以低于目前用于互连金属化方案的 Cu 和 Ru 的电阻率。例如，在晶粒尺寸工程后获得的 7.7nm 厚度的 NiAl 二元合金的电阻率低至 11.5µWcm。结果标志着实现线宽低于 10nm 的低电阻互连的里程碑。

 

据路透社报道，白宫方面当地时间5月23日宣称，中国政府最近出于安全考虑对美国芯片制造商美光公司实施禁令“并非基于事实”。此外，美国众议院“美中战略竞争特设委员会”主席加拉格尔同天呼吁美国商务部应对中国存储芯片制造商长鑫存储科技实施贸易限制，以此作为对中国采取的报复行动。

 

二、本周话题——存储器主要分类以及主流DRAM

1.存储器介绍及分类：

存储器是用来存储程序和各种数据信息的记忆部件。根据存储材料性能及使用方法的不同，存储器有几种不同的分类方法：

        1）按存储介质可以分为光学存储器（DVD、CD、CD-ROM等）、半导体存储器、磁表面存储器（将磁性材料涂敷于基体上，制成磁记录载体，通过磁头与基体之问的相对运动来读写记录的存储器就是磁表面存储器）；其中，半导体存储器是以半导体电路作为存储媒介、用于保存二进制数据的记忆设备，是市面上的主流存储器，具有体积小、存储速度快、存储密度高、与逻辑电路接口容易等优点，被广泛应用于各类电子产品中。

        2）按存储器的读写功能分类可以分为随机存取存储器（RAM，既能读出又能写入的半导体存储器，一旦断电所存储的数据将随之丢失。）和只读存取器（ROM，存储的内容是固定不变的，只能读出而不能写入的半导体存储器。信息一旦写入后就固定下来，即使切断电源，信息也不会丢失）。

         3）按在计算机中的作用分类可以分为主存储器（内存，用于存放活动的程序和数据，其速度高、容量较小、每位价位高。）、辅助存储器（外存储器，用于存放活动的程序和数据，其速度高、容量较小、每位价位高。）以及缓冲存储器（解决CPU和主存之间速度不匹配）。

          4）按信息是否易失可分为：掉电易失型存储芯片和掉电非易失存储器。

          随机存储器（RAM）是一种掉电易失型存储器，又可细分为静态随机存储器（SRAM，由触发器存储数据。）和动态随机存储器（DRAM, 利用电容存储电荷的原理保存信息，电路简单，集成度高。）

           只读存储器（ROM）是一种掉电非易失型存储器，又可细分为掩膜只读存储器（Mask ROM）、可编程只读存储器（Programmable ROM，PROM）、可编程可擦除只读存储器（Erasable Programmable Read Only Memory，EPROM）、电可擦可编程序只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）、快擦除读写存储器( Flash Memory)。

         在这么多类种当中，目前主要由：DRAM 和 NAND Flash ，这两种占据存储芯片市场。

 

资料来源：IHS，中国产业信息，民生证券研究

 

二、DRAM存储器

1.介绍

         DRAM属于易失存储器，多用与CPU缓存和图像系统的帧缓存区，起到临时储存数据的功能，如遇断电则数据则会丢失信息，更大的缓存空间代表同时可处理和储存的数据更多，属与电子设备必须的组成部分。它结构简单、容量大、速度快，因此在电脑或移动设备中，可作为帮助中央处理器运算的高速存储器使用。

2.DRAM分类

          按照RAM和CPU的时钟频率是否同步，DRAM可分为同步DRAM（Synchronous DRAM，简称SDRAM）和异步DRAM。DRAM发展历经几十年至今，SDRAM已然成了这一类存储的主流。SDRAM又主要可以分为三大板块：1). DDR SDRAM：Double Data Rate SDRAM，双倍速率SDRAM。从1997年DDR面世，到现在成熟的DDR5，速率是第一代DDR的16倍。主流应用：PC。2) LPDDR SDRAM：Low Power Double Data Rate SDRAM，低功耗双倍速率SDRAM，最新已迭代至LPDDR5X，主流应用：手机上。3) GDDR SDRAM：Graphics Double Data Rate SDRAM，图形用双倍速率SDRAM。显卡存储器的一种，发展历程最快，目前已量产至第六代GDDR6。主流应用：显卡。

 

资料来源：存储芯

3.DDR5

1)DDR4与DDR5

           2016 年开始，DDR4 成为内存市场的主流技术，为了实现更高的传输速率和支持更大的内存容量，JEDEC 组织进一步更新和完善了 DDR4 内存接口芯片的技术规格。在 DDR4 世 代，从 Gen1.0、Gen1.5、Gen2.0 到 Gen2plus，每一子代内存接口芯片所支持 的最高传输速率在持续上升，DDR4 最后一个子代产品 Gen2plus 支持的最高传 输已达 3200MT/s。随着 JEDEC 组织不断完善对 DDR5 内存接口产品的规格定 义，DDR5 内存技术正在逐步实现对 DDR4 内存技术的更新和替代。DDR5 第一 子代内存接口芯片相比于 DDR4 最后一个子代的内存接口芯片，采用了更低的工作电压（1.1V），同时在传输有效性和可靠性上又迈进了一步。目前 DDR5 内存接口芯片已经规划了三个子代，支持速率分别是 4800MT/s、5600MT/s、 6400MT/s，行业内预计后续可能还会有 1~2 个子代。

         DDR4内存模块支持单个64位通道(如果考虑ECC，则为72位通道)。相比之下，DDR5内存模块配备了两个独立的32位通道(40位ECC)。JEDEC还将突发长度从8个字节 (BL8)增加到16个字节(BL16)。如前所述，这些升级可以提高效率并减少数据访问延迟。在双dimm设置中，这种转换实际上将DDR5转换为4 x 32位配置，而不是DDR4上传统的2 x 64位配置。

        除了更高的带宽和改进的功耗外，DDR5 还将提供更高的每个内存模块容量。内存密度和bank（"bank 数"表示该内存的物理存储体的数量）需齐头并进。这意味着内存密度增加的同时，必须增加bank的数量以容纳额外的容量。DDR5 采用 32 组结构，分为八组。相比之下，DDR4 的 16 组系统有四个组。每组仍然有四家银行——这一点没有改变。从 16 个库增加到 32 个库可以连续打开更多页面。DDR5 还具有 Same Bank Refresh 功能 (SBRF)，允许它每组刷新一个 bank，而不是所有 bank。

 

资料来源：是德科技

2）DDR5面临问题：PMIC的供应困难

         DDR5在DDR4的基础上做了许多改进，而在内存模组硬件上最大的改变之一莫过于新加入的电源管理芯片（PMIC）。在更高的速率下，为了追求更操作稳定性，DDR5的电压误差不能大于±3%，而原本的DDR4中，由于PMIC在主板上，所以主板和接口难免会有一定压降，而新的设计可以让CPU与内存上的PMIC进行通信，从而实现更精确的电源管理。而PMIC的存在让DDR5内存调节电压变得非常简单，这对于英特尔的XMP 3. 0这类内存超频功能来说至关重要。再者主板的电源设计不再需要根据内存插槽数量来进行控制，减少了过度设计增加的成本。有的服务器级别的DDR5 RDMIMM和LRDIMM内存还在模组中增加了温度传感器进行散热监测，防止因为过热而出现性能瓶颈。但这种设计就带来了一个问题，过去在主板上的PMIC到了内存上来以后，所需的PMIC的数量就是加装内存模组的数量了，而这遇上去年的半导体短缺情况更是雪上加霜。美光等内存厂商都确认，由于PMIC等非内存组件的缺失，造成了DDR5普及困难的现状。

3）DDR5内存接口芯片及主要生产企业

            服务器内存模组主要类型为 RDIMM、LRDIMM，相较于其他类型内存模 组，服务器内存模组对稳定性、纠错能力以及低功耗均有较高要求。内存接口芯 片是服务器内存模组的核心逻辑器件，是服务器 CPU 存取内存数据的必由通路。其主要作用是提升内存数据访问的速度及稳定性，满足服务器 CPU 对内存模组日益增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模组进行配套，并通过服务器 CPU、内存和 OEM 厂商针对其功能和性能进行全方位认证。

内存模组分类及下游应用：

 

资料来源：CSDN，民生证券研究院

         内存接口芯片行业壁垒高，三足鼎立格局已经形成。内存接口芯片是技术密集型行业，需要通过CPU、内存和 OEM 厂商的全方位严格验证后，方可进行大 规模使用，新的玩家很难介入。随着技术难度不断升级，内存接口芯片玩家从 DDR2 世代的 10 多家到 DDR4 世代只剩 3 家，行业基本出清，三足鼎立格局已经形成。在 DDR5 世代，全球只有三家供应商可提供 DDR5 第一子代的量产产品，分别是澜起科技、瑞萨电子（IDT）和 Rambus。

 

资料来源：澜起科技官网，Rambus 官网，Renesas 官网，澜起科技年报，Rambus 年报，华经情报网，民生证券研究院

 

4.HBM

          HBM（High Bandwidth Memory，高带宽内存）是一款新型的CPU/GPU 内存芯片，其实就是将很多个DDR芯片堆叠在一起后和GPU封装在一起，实现大容量，高位宽的DDR组合阵列。高速、高带宽HBM堆栈没有以外部互连线的方式与信号处理器芯片连接，而是通过中间介质层紧凑而快速地连接，同时HBM内部的不同DRAM采用TSV实现信号纵向连接，HBM具备的特性几乎与片内集成的RAM存储器一样。

 

资料来源：浙商证券

           从技术角度看，HBM促使DRAM从传统2D加速走向立体3D，充分利用空间、缩小面积，契合半导体行业小型化、集成化的发展趋势。HBM突破了内存容量与带宽瓶颈，被视为新一代DRAM解决方案。业界认为这是DRAM通过存储器层次结构的多样化开辟一条新的道路，革命性提升DRAM的性能。

          HMB优势：1）可扩展更大容量。HBM具有可扩展更大容量的特性。HBM的单层DRAM芯片容量可扩展；HBM通过4层、8层以至12层堆叠的DRAM芯片，可实现更大的存储容量；HBM可以通过SiP集成多个HBM叠层DRAM芯片，从而实现更大的内存容量。SK Hynix最新的HBM3堆栈容量可达24 GB。2）更低功耗。由于采用了TSV和微凸块技术，DRAM裸片与处理器间实现了较短的信号传输路径以及较低的单引脚I/O速度和I/O电压，使HBM具备更好的内存功耗能效特性。以DDR3存储器归一化单引脚I/O带宽功耗比为基准，HBM2的I/O功耗比明显低于DDR3、DDR4和GDDR5存储器，相对于GDDR5存储器，HBM2的单引脚I/O带宽功耗比数值降低42%。3）更小体积。在系统集成方面，HBM将原本在PCB板上的DDR内存颗粒和CPU芯片一起全部集成到SiP里，因此HBM在节省产品空间方面也更具优势。相对于GDDR5存储器，HBM2节省了94%的芯片面积。

          HBM的不足：1) 系统搭配缺乏灵活性，出厂后无法扩容。HBM与主芯片封装在一起，不存在容量扩展的可能，在出厂时就已经确定规格。2）内存容量相比DDR受局限。虽说一片HBM封装就可以堆8层DRAM die，但实际上每层仅8Gbit，那么8层就是8GByte；像A64FX超 算芯片留4个HBM接口，也就是4个HBM堆栈封装，则一颗芯片也就总计32GByte容量。消费市场上普通PC需要堆大于32GByte的内存非常常见，不仅是PC、服务器主板上可扩展的内存插槽亦 很常见，某些DDR4/5 DIMMs内存颗粒也在进行DRAM die的堆叠。3）访问延迟高 。对于PC而言，HBM一直都没有应用于CPU主内存的一个重要原因在于其延迟很高。

 

5.DRAM设计

        三星、美光和 SK海力士三大厂商已经展示了适用于 DDR4、DDR5 和 LPDDR5 应用的具有15nm和 14nm 级单元设计规则 (D/R) 的 D1z和 D1a产品。三星已在D1xDDR4试用车(TV) 产品和 D1z LPDDR量产产品中采用 EUV 光刻技术，而美光和 SK 海力士则为 D1z 代保留了基于 ArF-i 的双图案化技术 (DPT) 工艺。到2030年，将生产出D1d（或 1δ）、D0a（或 0α）和 D0b（或 0β）等设计进一步缩小的几代 DRAM。

 

DRAM 路线图 资料来源：TechInsights

       到目前为止，已经有了8F2和6F2DRAM 单元设计，其中单元包括1T（晶体管）和1C（电容器）。这种1T+1C单元设计将用于未来几代DRAM的DRAM单元设计。然而，由于工艺和布局的限制，DRAM厂商一直在开发4F2单元结构，例如1TDRAM 或无电容器 DRAM 原型，作为扩展DRAM技术的下一个候选者之一。具有 B-RCAT 结构的大块鳍（或鞍鳍）用于单元存取晶体管，然而，掩埋字线栅极材料已经从单钨层变为多晶硅/钨双功函数层，以有效控制栅极泄漏。在这种情况下，具有较低功函数的多晶硅上栅极提高了 GIDL电场(30%) ，增大了扩散电阻。此外，美光使用纯 TiN 栅极进行 D1z和D1α代单元集成。虽然圆柱型结构是DRAM单元电容器集成的主流，但SK海力士（D1y和D1z）和三星（D1z）采用了准柱状电容器（或单面柱状电容器）结构，其中单元电容器仅外表面呈圆柱状，这导致单元电容比上一代更小。几年后，DDR5、GDDR7、LPDDR6 和 HBM3 产品将在市场上普及。

       如果他们保持 6F2 DRAM 单元设计以及1T+1C 结构，2027 年或 2028 年 10nm D/R 将是DRAM 的最后一个节点。DRAM 单元微缩将面临若干挑战，例如 3D DRAM、减少row hammer（电路）、低功耗设计、刷新降低和管理刷新时间、低延迟、新功函数材料、HKMG 晶体管和片上ECC。最受欢迎的功能将是“速度“和“感应裕量（sensing margin）”。三星用于DDR5 和 GDDR6 的 HKMG 外围晶体管技术就是增加 BL 感应裕量和速度的一个例子。

 

6．DRAM生产设备——EUV光刻机

          光刻机是DRAM量产中技术难度最大、成本最高的核心设备。DRAM密度受到存储电容、访问晶体管、字线以及位线等的影响，光刻分辨率直接决定DRAM芯片的集成度。据测算，光刻成本约占DRAM存储器芯片制造成本的30%左右。

          2021年10月，三星电子利用EUV光刻机开始大规模生产14nm DRAM。用于5G、云计算、大数据以及人工智能等高速应用场景。在此过程中，三星将其最先进的 14nm DDR5上的 EUV 层数从两层增加到了五层DRAM。标准型DRAM芯片需求量远远大于单种类型逻辑芯片，三星电子的1Znm节点DRAM量产结果表明，相比于DUV浸没式光学光刻机，EUV光刻机极大简化了制造流程，不仅可以大幅度提高光刻分辨率和DRAM性能，而且可以减少所使用的掩模数量，从而减少流程步骤的数量，减少缺陷、提高存储密度，并大幅度降低DRAM生产成本，缩短生产周期。

7.DRAM挑战——微缩

             对DRAM芯片来说，随着晶体管尺寸越来越小，芯片上集成的晶体管就越多，也就代表一片芯片能实现更高的内存容量。因此越来越多厂商在追求工艺尺寸更低的DRAM, 目前，各大厂家继续向10nm逼近，目前最新的1α节点仍处于10+nm阶段。

             同时，DRAM的微缩迎来了多个方面挑战：1）图案化-如何创建越来越密集的图案。2）电容器–从圆柱体演变为柱状结构，需要对高深宽比进行构图。3）电阻/电容–位线和字线需要提高电阻/电容才能提高访问速度。4）外围（Peri）晶体管–从含氧化硅的多晶硅栅到高K金属栅（HKMG）的演变。

           随着 DRAM 制程逐渐接近 10nm，DRAM 单元尺寸的微缩变得越来越复杂，如何实现对电容器的进一步缩放以及刻画越来越密度的图形成为关键问题。DRAM 急需在材料和架 构方面做出突破，从而降低成本、最大限度地降低功耗并提高数据传输速度。EUV 光刻、 混合键合和 3D DRAM 或将成为未来 DRAM 存储密度和性能持续增长的关键技术。短期内，EUV光刻已经成为业内共识，EUV的使用使得DRAM制程进一步微缩到15nm以下， 单颗芯片的容量提升到 16GB 以上，三星和海力士已经在 1α 制程的 DRAM 生产上引入 EUV 光刻机，相对保守的海光也将在下一代 1γ 制程引入 EUV 光刻机的使用。长期来看， 从 2D 走向 3D来避开平面缩放的限制或将可能未来可能的技术趋势。

8．DRAM未来发展趋势——存算一体

            存算一体（Computing in Memory），就是在存储器中嵌入计算能力，以新的运算架构进行二维和三维矩阵乘法/加法运算。与以往的冯诺依曼架构相比，其打破了由于计算单元与存储单元过于独立而导致的“存储墙”，能够达到用更低功耗实现更高算力的效果。

资料来源：浙商证券

            在存算一体中，存储单元变成了运算单元，使得运算单元的数量级增加，最终让算力提升。同时同样数量的晶体管完成更大的算力，使得同等算力所需的晶体管更少，芯片面积更小，会降低生产成本。将存储单元和计算单元合为一体，省去了计算过程中数据搬运环节，消除了由于数据搬运带来的功耗和延迟，提升计算能效。

            目前，国内的亿铸科技、知存科技、苹芯科技、九天睿芯等十余家初创公司采用存算一体架构投注于AI算力，其中亿铸科技专注AI大算力。

 

资料来源：偲睿资讯

           

            存算一体：在云、边、端大有可为。1）针对端侧的可穿戴等小设备，对算力的要求远低于智能驾驶和云计算设备，但对成本、功耗、时延、开发难度很敏感。端侧竞品众多，应用场景碎片化，面临成本与功效的难题。存算一体技术在端侧的竞争力影响约占30%。（例如arm占30%，降噪或ISP占40%，AI加速能力只占30%）；2）针对云计算和边缘计算的大算力设备是存算一体芯片的优势领域。存算一体在云和边缘的大算力领域的竞争力影响约占90%。边缘端存算一体芯片具有高算力、低功耗、高性价比的优势。

          存算一体技术三大驱动因素：1）新型存储器件的物理性能更适合开发存内计算，在实现更高计算密度的同时具备成本优势。在新型存储器件上发展存算一体技术，能够带来更大的算力优势，从而开拓更多的人工智能应用场景。此外，新型存储器件的发展上限更高，现有存储器件再过3-4年将走向技术极限，而新型存储器件还可以往前发展10-20年。2）应用侧需求。后摩智能认为存算一体的发展逻辑是由外向内的，当大量需求出现后，一项能够满足客户需求的新技术将迅速发展。在存算一体领域，AI、大数据分析这类数据密集型应用的出现，对能效比的需要迅速上升，推动了存算一体的发展。存算一体的底层逻辑是让很大一部分数据不需要搬出存储器便可参与计算，以此大幅提升计算效率。3）产业侧配合。存算一体技术在0到1的阶段已初步形成IP授权，定制开发，自定义产品多种商业模式，能够在特定应用场景中实现小规模量产。一旦产品出现可大规模量产的趋势或能够产生足够的收益，整个产业链便会积极加入，在生产制造的各个环节都将有相应公司专门基于存算一体做研发，共同推动整个产业发展。

          

            存算一体技术三大应用方向：1）AI和大数据。计算存内计算适用于AI的深度神经网络应用和基于AI的大数据技术。通过存算一体技术，可将带AI计算的大量乘加计算的权重部分存在存储单元中。2）存算一体助力含AI存算一体芯片的传感器实现零延时和超低功耗的智能视觉处理能力。集传感、储存和运算为一体构建感存算一体架构，在解决冯·诺依曼架构的存储墙瓶颈的同时，与传感结合提高整体效率。3） 类脑计算。存算一体为类脑计算的关键技术基石。类脑计算又被称为神经形态计算，是借鉴生物神经系统信息处理模式和结构的计算理论、体系结构、芯片设计以及应用模型与算法的总称。本质与存算一体类似，类脑计算旨在使计算机像人脑一样将存储和计算合二为一，从而高速处理信息。由于类脑计算属于大算力高能效领域，因此针对云计算和边缘计算的存算一体技术，是未来类脑计算的首选和产品快速落地的关键。

 

9.DRAM行业现状

              根据 TrendForce 的数据，预计 2022 年全球 DRAM 市场规模为828亿美元，同比减少 13%。 预计2023 年全球 DRAM 市场规模将达 596亿美元，同比减少 28%。从出货量看，以等价2GB 计算，预计 2022 年全球出货 1048 亿颗 DRAM 芯片，同比增加 19%。预计 2023 年全球出货 1155 亿颗 DRAM 芯片，同比增加 10%。从价格看，以等价 2GB 计算，DRAM芯片价格持续下跌，预计 2022 年同比下滑 17%，2023 年下滑程度进一步放大达 36%。

 

2023 年全球 DRAM 市场规模 596 亿                     DRAM 价格持续下滑，出货量保持增长

资料来源：TrendForce，国金证券研究所       

            三巨头寡占市场。从供给端看，DRAM 行业高度集中，呈现为三星、海力士和美光三家寡头垄断的竞争格 局。根据 Statista 和 TrendForce 的数据，在 2013 年美光完成对尔必达的收购后，DRAM 行业集中度持续上升，2022 年第三季度 CR3 超过 95%，三星、海力士和美光分别占比 41%、29%和 26%。

            主流DRAM占据主要市场份额。根据产品规格不同，DRAM 可分为主流 DRAM 和利基型 DRAM。根据兆易创新2021 年 报摘要中转引 TrendForce 的数据，2021 年利基型 DRAM 的市场规模约 90 亿美元，在 DRAM 中的占比约 9.5%。主流 DRAM 通常为最新规格的内存产品，具备最先进的性能， 当前主流产品为DDR4 和 DDR5。目前主流 DRAM 市场中三星、海力士和美光三分天下，除此之外华邦、南亚和合肥长鑫也都定位于主流 DRAM 供应商。利基型 DRAM 多应用于消费电子、汽车、网络通讯和工业控制，技术门槛相对较低，主流产品多为 DDR2 和 DDR3，落后于主流 DRAM 产品 1-2 代的差距。利基型 DRAM 竞争格局相对分散，众多国内外厂商均有产品布局，例如兆易创新、北京君正和东芯股份。随着国外大厂逐渐推出利基市场（三星 21Q4 停产 DDR2,预计 23 年停产 DDR3；海力士也计划停产 DDR3），国内厂商将迎来份额提升的机会。

 

2015-2026E 不同规格 DRAM 芯片市场份额  

资料来源：Yole，国金证券研究所

           DRAM 价格跌幅逐渐收敛，价格底部渐行渐近。根据 TrendForce 的数据，DRAM 的现货 价和合约价从 2021 年初开始下跌，本轮下跌周期已接近 2 年，价格上已调整到接近上轮 周期底部的位置。从近期的价格走势来看，下跌速度已逐渐放缓，结合各大存储厂商已纷 纷削减资本开支，国金证券认为 DRAM 价格逐渐接近下行周期底部。

            DRAM厂商产能增加幅度收敛，DRAM厂商扩产计划有所延后。根据TrendForce 的数据，以存储位元产出计算，2023 年全球 DRAM 行业产出 1155 亿（等价 2GB），同比增加 10%。以晶圆产出计算，2023 年全球 DRAM晶圆产量931万片（等价 12 英寸），同比增加 1%。展望 2023 年各大存储厂商 DRAM 产能情况，三星、海力士和 CXMT 将增 产，分别同比增加 5%、7%和 26%，。美光和南亚都将减产，分别同比减少 12%和 18%。 在新厂商的建设以及新产能的扩产上，三星 P3L 工厂的建设完毕，预计 23Q1 开始量产 DRAM，未来三星或将在 P3L 持续扩充产能；美光在中国台湾取得新厂房土地后暂无新的进展；海力士有 40-50%的 DRAM 产能在无锡，这部分产能未来引进 EUV 转进先进制 程的可能性较小；南亚和华邦延后了原本的新厂房建设计划。

10．大陆相关企业

长鑫存储

长鑫存储主攻的方向是DRAM，国内份额已超3%，初步打破国际巨头的垄断局面，此前DRAM市场主要被美光科技、三星电子、SK海力士三家垄断。2016年5月，合肥市政府和兆易创新合作投资成立长鑫存储，专业从事DRAM的设计、研发、生产和销售。2017年3月，项目开工。2018年第一季度，第一座12英寸晶圆厂完成设备安装，同年研发出国内首个8Gbit DDR4芯片。2019年三季度，开始量产19nm的DRAM芯片，良率在70-75%，成为全球第四家量产20nm以下DRAM的厂商，一举成为中国发展DRAM的希望之“芯”。2020年，长鑫存储完成多轮融资，投资机构包括华芯投资、小米、兆易创新、中金、招商证券、云锋基金等等，总投资超过2200亿元的合肥长鑫集成电路制造基地项目顺利签约，这是中国大陆目前唯一拥有完整技术、工艺和生产运营团队的DRAM项目。2021年完成17nm技术研发，加速向DDR5 DRAM产品研发。2022年10 月，美国商务部发布新的对华半导体限制措施，其中针对18nm及以下制程的DRAM设备和技术进行限制，长鑫扩产受限。长鑫存储的DRAM生产工艺处于16nm-19nm阶段，与三星、SK海力士等国际领先水平相比，落后5年左右。尽管长鑫存储还处于发展初期，与国际巨头技术代差大，产品良率不高，产能未能完全释放，但已经实现了从无到有的突破。

 

澜起科技

澜起科技是CPU+DRAM，既有算力的CPU，也有存力的存储芯片。公司在内存接口芯片领域深耕十多年成为全球可提供从DDR2到DDR4内存全缓冲/伴缓冲完整解决方案的主要供应商之一。澜起科技于 2004 年成立，并于 2019 年在科创板上市；作为内存接口芯片的龙头厂商， 公司以内存接口芯片为基本盘，持续进行产品的升级和业务线的延申；业已形成互连类 芯片和数据处理芯片双主营，公司核心产品包括内存接口及配套芯片、PCIe Retimer 芯 片、MXC 芯片、津逮 CPU 以及混合安全内存模组。

 

江波龙

江波龙在Memory晶圆分析、固件开发、存储芯片测试和集成封装设计方面都具备独特的优势。例如在Memory晶圆分析方面，在公司拥有十年以上经验的团队核心成员的带领下，江波龙能对Memory进行全方位品质画像、分级，深入进行产品应用仿真，并在新产品导入前即实现更为全面的应用分析；至于固件开发方面，自从2011年创立行业类存储品牌FORESEE并发布嵌入式存储产品以来，江波龙就建立了专业的固件算法RD和测试团队，团队成员在所有主要固件算法领域均具有自主可控的核心知识产权。而在存储芯片测试方面，江波龙自主设计了30 余种核心测试算法及测试软件，为保障产品的研发和质量提供助力；在集成封装设计方面，江波龙则掌握了SiP 芯片基板开发、结构设计、信号仿真、标准定义和失效分析等技术。同时，公司还有能力设计定义主控芯片平台架构、特殊的协议处理功能模块，如智能搜索、矩阵运算等。这也是公司打造极具竞争力产品的另一个保障。其次，在产品方面，如上文所述，江波龙拥有完整齐全且全领域覆盖的产品线，包括全面的协议、容量、封装、等级等，可以给同一客户不同产品应用，提供一站式服务，满足多元化存储需求。再者，因为始终如一地在品质管控方面加以重视，江波龙已经筑起从Wafer到成品的自动化监控能力，确保每一颗走向市场的芯片都经过严格检测和生产数据的云管控。在产品实现上，江波龙也以客户为中心，实行产品质量分级策略，满足客户多元化的质量需求。

 

 

 

 

免责声明：本文章不涉及投资建议，仅供分享观点所用。

参考资料：

民生证券：半导体系列报告：长江存储持续进阶，国产 3D NAND 加速崛起；

方正证券：HBM高带宽内存：新一代DRAM解决方案；

国金证券：半导体行业深度二：存储拐点将至，新需求点亮曙光；

民生证券：AI 服务器元年，接口芯片核心受益；

浙商证券：从算力到存力：存储芯片研究框架——AI行业系列报告