半导体周报(国科龙晖整理)-0604
一、行业动态及新闻：
（1）半导体设计：
Imec 是世界上最先进的半导体研究公司，最近在比利时安特卫普举行的 ITF 世界活动上分享了其亚 1 纳米硅和晶体管路线图。该路线图让我们了解了到 2036 年公司将在其实验室与台积电、英特尔、Nvidia、AMD、三星和 ASML 等行业巨头合作研发下一个主要工艺节点和晶体管架构的时间表，在许多其他人中。该公司还概述了向其所谓的 CMOS 2.0 的转变，这将涉及将芯片的功能单元（如 L1 和 L2 缓存）分解为比当今基于小芯片的方法更先进的 3D 设计。
资料来源：互联网公开资料整理
据EETOP报道，SK 海力士宣布，已经完成了1β 制程技术（第五代10nm 等级） 研发，并将其技术生产的DDR5 服务器DRAM 进行英特尔数据中心存储器认证程序（The Intel Data Center Certified memory program），这是英特尔代号Sapphire Rapids 的第四代Xeon 可扩展数据中心处理器所采用的存储器产品的相容性正式认证流程。SK 海力士表示，这次提供的DDR5 DRAM 产品运行速度为6.4Gbps，也是同类产品里速率最高的，与初期的测试品项相比，数据处理速度提高了33%。而且，其采用了HKMG （High-K Metal Gate） 制程技术，相较第四代10nm 等级的1α 制程技术的产品，功耗降低了20%。
据半导体行业观察报道，新基讯宣布其首颗自主研发的5G射频芯片成功完成测试，这一重要突破标志着新基讯已有的产品体系趋于完善，其在5G RedCap芯片市场的领先地位得到进一步强化。
据EETOP报道，ARM发布了新一代的移动处理器内核，包括Corte-X4超大核、大核A720及能效核A520，这一次不仅全面走向纯64位，淘汰32位架构，同时也做到了更高的性能，PC上有望实现10核X4+4核A720的搭配。
(2) 半导体制造及封测：
据半导体设备资讯站报道，三星一直保持100%的晶圆产能至Q2，但在全球半导体产业不景气的情况下，晶圆代工订单也有所减少，不得不从Q3开始减产。
据半导体行业观察报道，台积电正在研究其新的CoWoS封装技术，该技术将使其能够构建更大的超级载体中介层，针对 2025 年的时间跨度，下一代 TSMC 的 CoWoS 技术将使中介层达到 TSMC 最大reticle的六倍，高于其当前中介层的 3.3 倍。
二、本周话题——NAND存储器
1.介绍
1）NAND和NOR Flash 存储器
Flash闪存是一种非易失性存储，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘。近年来，随着大数据、人工智能、物联网等新兴技术的发展，闪存技术的特性使其相对于许多计算机技术而言发展得更迅猛。
Flash按照内部存储结构的不同，可以分为两种：Nor Flash和Nand Flash。Nor Flash，通常容量较小，主要用于存储代码；Nand Flash，容量较大，主要用于存储资料，如数码相机中所用的记忆卡。
1989年，东芝公司发表了Nand Flash结构，强调降低每比特的成本，更高的性能，并且像磁盘一样可以通过接口轻松升级。Nand Flash没有采取内存的随机读取技术，它的读取是以一次读取一块的形式来进行的，通常是一次读取512个字节，同时内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。Nand flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储。从应用形态上看，Nand Flash的具体产品包括USB（U盘）、闪存卡、SSD（固态硬盘），以及嵌入式存储（eMMC、eMCP、UFS）等。USB属于常见的移动存储设备，闪存卡则用于常见电子设备的外设存储，如相机、行车记录仪、玩具等。
Intel于1988年首先开发出Nor Flash技术，Nor Flash 的特点是芯片内执行（XIP, eXecute In Place），其读取和我们常见的 SDRAM 的随机读取形式类似，用户可以直接运行装载在 Nor Flash 里面的代码，这样可以减少 SRAM 的容量从而节约成本。嵌入式存储是Nor Flash的主要应用领域，基于其读写速度快、可靠性高、成本高、可芯片内执行程序的特点，多用来存储少量代码、程序、操作系统等重要信息。
资料来源：互联网公开资料整理
2）NAND-Flash 工作原理
NAND 存储器使用浮栅晶体管，它能在没有电源的情况下存储信息。所有的电路都依赖于某种能量来使整个电池的电荷产生差异，这种能量迫使电子穿过栅极。随着这种电荷返回到关闭状态，随机存取存储器 (RAM) 等易失性类型的存储器会丢失其数据。但是Nand闪存就不同了，它的浮动栅极系统通过使用第二个栅极在电子穿过电池时收集和捕获一些电子，这使得粘在浮栅上的电子在没有电压的情况下保持原位，在这一过程中不管是否有电源连接，芯片都能继续存储下一个值。
存储单元是数据存储的最小单位，目前闪存已经由数千亿个存储单元组成。通过将电子移入和移出封闭在绝缘体中的电荷存储膜来存储数据。
NAND工作原理 资料来源：电子发烧友
下图解释了电子是如何移入和移出该电荷存储膜的。当高电压 (Vcg(++)) 将电子施加到控制栅极时，电子穿过绝缘体并从硅衬底进入电荷存储膜（图 (a)）。当电源关闭时，这种存储电子的状态仍然存在。另一方面，当在硅基板侧施加高电压（Vw(++)）时，电子穿过绝缘体并从电荷存储膜离开到硅基板侧（图（b）），使得电荷存储膜中没有电子产生。这就是在存储单元中写入和擦除数据的过程。
资料来源：互联网公开资料整理
当向控制栅极施加恒定电压（读出电压Vcg(+)）时，数据是“0”还是“1”取决于电流是否在存储单元中横向流动（图 (a)(b))。当电压逐渐施加到控制栅时，存储单元中流动的控制栅电压被称为阈值电压。判断“0”或“1”的标准是通过观察电荷存储膜中是否存在电子，同时结合该阈值电压的变化状态来判断的。在电荷存储膜中有电子的状态下（数据“0”），阈值电压高于读出电压Vcg(+)，因此电流不流动（图（a））。另一方面，在电荷存储膜中没有电子的状态下（数据“1”），阈值电压低于读出电压Vcg(+)，电子开始流流动（图（b））。即使电源关闭了，这些“0”和“1”状态仍会保留。这也就解释了闪存即使断电数据也不会消失的特点。
资料来源：互联网公开资料整理
3）NAND分类
NAND Flash闪存的主要分类以NAND闪存颗粒的技术为主NAND闪存颗粒根据存储原理分为SLC、MLC、TLC和QLC四类。
a）SLC（英文全称 (Single-Level Cell——SLC) 即单层式储存。SLC技术特点是在浮置闸极与源极之中的氧化薄膜更薄，在写入数据时通过对浮置闸极的电荷加电压，然后透过源极，即可将所储存的电荷消除，通过这样的方式，便可储存1个信息单元，即1bit/cell，速度快寿命最长，价格贵（约MLC 3倍以上的价格），约10万次擦写寿命。
SLC NAND 拥有中低容量，应用于 5G 通信设备、安防监控、可穿戴设备。从竞争格局来看，中大容量NAND市场已经高度集中，三星电子、SK 海力士、美光、西部数据/铠侠等合计占据90%以上的市场份额，新厂商入局较难。相对资金投入巨大的中高容量存储，SLC NAND 为中小容量，目前主要应用于对可靠性要求要高的领域，如5G通信设备、安防监控、可穿戴设备等，竞争格局相对分散，尚未形成垄断。
物联网领域：随着传统家居向智能家居方向发展，搭载物联网模块的智能家居也将成为未来消 费电子市场的重要发展方向。同时传统通讯领域随着 5G、WiFi 6 等技术的运用，类似 PON、路由器、机 顶盒等通讯设备同步在升级换代，对 SLC NAND 的市场需求形成支撑。
5G 通讯：5G 通讯设备需要高速且稳定可靠的存储芯片作为各类数据站点。以 5G 宏基站为例，其部署环境复杂恶劣，且需要全天候工作，中小容量 SLC NAND 在性能稳定性上具有明显的优势。2020-2025 年，中国 5G 基站建设迎来高峰期，预计共计新增 5G 基站 380 万站。5G 基站大规模建设及其 衍生的 5G 应用迅速拓展，带来 SLC NAND 需求的快速增长。
汽车电子：在汽车系统中，复杂的汽车应用需要高容量的闪存，成本考量愈发重要。SLC NAND 相比 NOR Flash 单位成本具有优势，同时满足车规芯片要求的耐高温、耐冲击、抗电磁干扰等特性，在 ADAS 系统、仪表盘、车载娱乐、行车记录仪等系统有广泛应用。
b ）MLC（英文全称Multi-Level Cell——MLC) 即多层式储存。英特尔（Intel）在1997年9月最先开发成功MLC，其作用是将两个单位的信息存入一个Floating Gate（闪存存储单元中存放电荷的部分），然后利用不同电位（Level）的电荷，通过内存储存的电压控制精准读写。即2bit/cell，速度一般寿命一般，价格一般，约3000—10000次擦写寿命。MLC通过使用大量的电压等级，每个单元储存两位数据，数据密度比较大，可以一次储存4个以上的值，因此，MLC架构可以有比较好的储存密度。
MLC的特点是容量大成本低，但是速度慢。MLC的每个单元是2bit的，相对SLC来说整整多了一倍。不过，由于每个MLC存储单元中存放的资料较多，结构相对复杂，出错的几率会增加，必须进行错误修正，这个动作导致其性能大幅落后于结构简单的SLC闪存。
c ）TLC（英文全称Trinary-Level Cell）即三层式储存。TLC即3bit per cell，每个单元可以存放比MLC多1/2的数据，共八个充电值，即3bit/cell，也有Flash厂家叫8LC，所需访问时间更长，因此传输速度更慢。TLC优势价格便宜，每百万字节生产成本是最低的，价格便宜，但是寿命短，只有约1000次擦写寿命。
d ）QLC（英文全称Quadruple-Level Cell）四层存储单元，全称是Quad-Level Cell，四层式存储单元，即4bits/cell。QLC闪存颗粒拥有比TLC更高的存储密度，同时成本上相比TLC更低，优势就是可以将容量做的更大，成本压缩得更低，劣势就是寿命更短，理论擦写次数仅150次。
对于QLC，电子迁移的影响最大。可承受的绝缘体磨损程度进一步减小。因此，QLC 非常适用于以读取为中心的工作负载，因为NAND单元只在写入数据（编程和擦除）时磨损较多，而读取数据时的磨损可以忽略不计。写入和重写大量数据时，会加快绝缘体的磨损。如果NAND单元可承受这种磨损程度，就适合用于读取/写入混合访问。NAND单元的磨损承受能力越弱，就越适合以读取为中心的工作负载和应用。
资料来源：互联网公开资料整理
2．3D NAND-Flash
2D 在平面上对晶体管尺寸进行微缩，从而获得更高的存储密度，但晶体管尺寸微缩遇到物理极限，现已面临瓶颈，达到发展极限。为了在维持性能的情况下实现容量提升，3D NAND 成为发展主流。3D NAND 把解决思路从单纯提高制程工艺转变为堆叠多层，成功解决了平面 NAND 在增加容量的同时性能降低的问题，实现容量、速度、能效及可靠性等全方位提升。
3DNAND一般使用MLC（每单元存储 2 比特数据）或者 TLC（每单元存储 3 比特数据）闪存颗粒。随着每单元存储 bit 数增加，闪存颗粒的容量逐渐增大，但是擦写速度和寿命都会减少，价格也随之降低。3D NAND 结构可以分为简单堆叠、VC 垂直沟道和 VG 垂直栅极三种，目前市面上 3D NAND 主要为垂直沟道形式。美光和英特尔采用浮动栅极结构，在栅极和沟道之间加入电绝缘浮栅。长江存储芯片基于垂直沟道结构并采用“电荷陷阱存储单元”，以氮化硅绝缘层作为捕获层，有效减少了电荷泄露，允许在较低电压下写入和擦除，增加了使用寿命，可靠性好、成本较低，相比浮动栅极结构技术难度较小。
资料来源：Wikipedia，民生证券研究院
3D NAND主流架构
1) V-NAND，代表厂商：三星
2013年，三星所开发的第一个 V-NAND闪存仅有24层，目前三星的V-NAND已经发展到第八代，它共有200多层。2022年11月7日，三星宣布已开始量产具有200层以上的第八代1 TB的3D NAND (V-NAND)，并计划根据消费者需求将其推向市场。 而且三星的目标是到2030年实现1000层。V-NAND闪存不断发展，每一代新的V-NAND都带来了显着的性能提升，以及更低的功耗。在V-NAND 128层以前，三星的V-NAND采用的是单层蚀刻技术，它通过圆柱形通道连接电池，能够一次堆叠超过100层，并通过10亿多个孔互连。除了其创新的结构，V-NAND还采用了电荷陷阱闪存 (CTF) 技术来消除单元间干扰。通过在电池中引入非导电的氮化硅层，CTF技术使V-NAND技术免受电荷泄漏和数据损坏的影响。凭借着这一超高纵横比 (UHAR) 孔蚀刻支持的单层技术，三星一直主导着128层的3D NAND。
但是单次刻蚀最多也就到128层，因此，在 128 层设备之外，许多竞争对手采用的都是双层方法，例如美光将两个88层的结构相互堆叠，从而形成一个176层的器件；英特尔的144L 3D QLC设计已经转向了3层堆栈：48 + 48 + 48层，这种方法更容易实施。层数越少，执行HAR蚀刻步骤就越容易。
到了第七代512Gb 176层的TLC芯片，三星开始采用COP（Cell-on-Periphery）结构，后续1Tb 238L TLC产品将是第二代COP TCAT V8 V-NAND。COP结构的存储单元阵列区域位于外围设备上方，但COP结构还是有部分外围设备仍位于单元外部，这意味着必须减少单元阵列以及单元阵列下方和旁边的外围区域，来减小芯片尺寸。
资料来源：互联网公开资料整理
2）CuA，代表厂商：美光/英特尔
美光从第一代32层3D NAND就开始采用这种在芯片的外围逻辑上构建其3D NAND阵列的方法，美光将之称为CuA（CMOS-under-array）。该架构为容量增长、密度、性能和成本改进提供了一种扩展方法。将NAND的位单元阵列堆叠成更多层，每平方毫米硅片提供更多bit，从而实现更高的密度和更低的每bit成本。
NAND闪存的存储单元技术大致分为浮栅（FG）技术和电荷陷阱（CT）技术。FG技术存储单元有一个栅极（浮动栅极），它在单元晶体管的控制栅极和沟道之间电浮动，通过向浮动栅极注入电荷（改变单元晶体管的阈值）来写入数据。
此前的2D NAND闪存所使用主流技术正是FG技术，不过随着NAND闪存技术从2D走向3D，除了英特尔-美光联盟外，各大厂商都放弃了FG技术，转而采用CT技术，如上文中提到的三星。采用CT技术的主要原因是CT技术在制造通孔存储器时比FG技术简单。而FG 技术因其卓越的数据保留特性、高温特性和优于CT技术的可控性而受到高度评价。
英特尔-美光联盟开发的3D NAND闪存技术共有三代，第一代是结合了32层内存通孔和TLC（3bit/cell）型多级内存的硅die，内存容量为384Gbit。第二代全面引入了CuA技术,将层数增加一倍至64 层（2个32 层堆叠）的硅芯片，并与 TLC 和 QL（4bit/cell）多级存储器技术相结合实现了商业化。第三代达到96层（2个48 层堆叠），存储容量与二代持平，硅面积减少至76%左右。
Intel 第四代的144层转向自研，该NAND string首次在source和bitline之间由三层（upper deck，middle deck，lower deck和48L）组成，并为TLC和QLC设备保留了FG CuA结构。每个deck都可以分配给 QLC 或 SLC 块的任意组合，以充分受益于英特尔在存储系统中的新的block-by-deck概念。不过英特尔已经退出了3D NAND市场，以90亿美元的价格将该业务出售给了SK海力士。
3）BiCS，代表厂商：铠侠/WD/SK海力士
KIOXIA于2007年在学术会议上提出了BiCS FLASH™“批处理技术”的概念。据铠侠对BiCS FLASH™“批处理技术”的解释是：在BiCS FLASH™中，有一个板状电极作为控制栅(下图中的绿色板)和绝缘体交替堆叠，然后垂直于表面同时打开(冲孔)大量的孔。接下来，在板状电极中打开的孔的内部部分填充(堵塞)电荷存储膜(粉红色部分)和柱状电极(灰色部分为柱状结构)。在此条件下，板状电极与柱状电极的交点为一个存储单元。在BiCS FLASH™存储单元中，电子在穿过柱中心的电极（灰色结构）和电荷存储膜（粉红色）之间交换。这样，存储单元不是一层一层地堆叠起来，而是先堆叠板状电极，然后在它们之间开一个孔，连接电极，这样就形成了所有层的存储单元一次性降低制造成本。
资料来源：互联网公开资料整理
2015年铠侠&西部数据推出了48层BiCS 3D NAND ，2017年为64层，2018年为96层，2020年达到112层。2021年，铠侠和西部数据宣布了他们的第六代 BiCS 3D NAND 技术，该技术有162层，这也是采用CuA概念的第一款产品。西部数据透露的路线图中显示，下一代“BiCS+”将在2023 年底推出，层数应增加到200多个。
据Tech insights的分析，从2015年到2019年，SK Hynix陆续开发了四种类型的存储单元阵列：2015年至2016年开发的首个存储单元阵列采用类似于Kioxia开发的称为“ SP-BiCS”的单元阵列“ P-BiCS”的结构，似乎是32层；2017年其又开发了存储单元阵列的改进版本—“ DP-BiCS Gen1”，估计为48层；2018年，SK海力士开发了一种名为“ DP-BiCS Gen2”的存储单元阵列，该阵列具有将存储堆栈分为两个“层”（也称为“甲板”）的结构，估计为72层。
3D NAND优势
1）存储密度大幅度提升。
存储单元增加垂直方向的堆叠，相当于平房变楼房，容积率大增。同时，由于垂直方向的容量密度提升，同等容量芯片的面积可以持续缩小，譬如SK海力士*最新的238层NAND Flash，512Gb TLC Die面积为35.58mm2，密度为14.39 Gbit/mm2。作为对比，SK海力士* 128层的512Gb TLC Die面积为66.02mm2。在容量相同的情况下，前者的层数为后者的1.86倍，后者的面积恰好也大约是前者的1.86倍。我们大致可以理解为，SK海力士*这两代介质的存储单元工艺基本保持稳定，密度的提升主要来自于堆叠。芯片面积的缩小，意味着每块晶圆上可以产出更多的颗粒，而且良率可能会更高。更小的芯片面积还可以减少封装后成品的面积，或者提供更好的封装灵活性。
2）存储单元的寿命有保证。
NAND Flash的擦除操作会对绝缘层造成磨损。平面工艺微缩时，绝缘层也会变薄，对磨损的承受能力也随之下降。3D堆叠路线中，存储单元对尺寸微缩的要求较小，绝缘层厚度相对有保证，存储单元寿命比较稳定。如此一来也就解决了早期NAND密度增加、成本降低但寿命缩短的尴尬，用户对新品迭代的可靠性预期不再下降，相反，随着应用经验的积累，以及控制器纠错能力的提升，用户对SSD越来越放心。对于颗粒生产商而言，暂缓光刻技术研发，专注沉积与蚀刻的工艺、材质，也可以提升开发效率。
3）3D堆叠还实质性地提升了存储单元的吞吐能力。
目前TLC NAND颗粒的接口带宽已经达到2400MT/s，作为对比，2D NAND时代末期，ONFi 3.0定义的介质带宽为400MT/s。换句话说，在大致10年间，NAND颗粒实用的接口带宽有6倍的变化。同期的DRAM颗粒，大致是从DDR4 2133发展到当前的DDR5 5600，约3倍的变化。虽然NAND和DRAM的技术特点不可直接比较，但过去10年中，走3D堆叠路线的NAND获得的密度和性能增长速度均快于走微缩路线的DRAM。
3.国产3D NAND架构——Xtacking
不同于传统 3D NAND 架构，Xtacking®技术属于自主创新，是突破技术封锁和专利的利 器。在传统NAND 架构中，I/O 及记忆单元操作的外围电路和存储单元在同一片晶圆上制造。 在长存 Xtacking®架构中，I/O 及记忆单元操作的外围电路被生产在一片晶圆上，而存储单元在 另一片晶圆上被独立加工，当两片晶圆各自加工完成后，Xtacking®技术只需一个处理步骤即可 通过数十亿根金属垂直互联通道（VIA，Vertical Interconnect Access）将二者键合接通电路， 并封装到同一个芯片中。因长存的方案需要两片晶圆且增加了后端制造工艺，因此成本较传统 NAND 有所提升，根据长存官方口径，仅增加了有限的成本。
Xtacking®优势突出，具有更高的存储密度和研发效率，同时可缩减生产周期。在传统 3D NAND 结构中，外围电路占芯片面积的比例约为 20-30%，若层数增加到 128 层及以上时，该比例将提升到 50%以上，大大降低了单位硅片的芯片数量。长存的 Xtacking®架构将外围电路置于存储单元之上，可实现更高的存储密度。该架构的存储单元和外围电路分开独立加工，可 实现并行和模块化的产品设计和制造.根据长存官方信息，开发时间可缩短三个月，生产周期 缩短 20%，可大幅度缩短产品的上市时间，进而利于长存以更快的速度追赶国际先进水平。同时，模块化也提供了外围电路创新和 NAND 产品定制化的可能性。
长江存储芯片基于垂直沟道结构并采用“电荷陷阱存储单元”，以氮化硅绝缘层作为捕获层，有效减少了电荷泄露，允许在较低电压下写入和擦除，增加了使用寿命，可靠性好、成本较低，相比浮动栅极结构技术难度较小。
资料来源：长存官网，民生证券研究院
4.未来发展方向——4D NAND
2022年8月3日，SK海力士宣布成功研发全球首款业界最高层数的238层NAND闪存。SK海力士在2018年研发的96层NAND闪存就超越了传统的3D方式，并导入了4D方式。为成功研发4D架构的芯片，SK海力士采用了电荷捕获型技术(CTF，Charge Trap Flash)*和PUC(Peri. Under Cell)* 技术。相比3D方式，4D架构具有单元面积更小，生产效率更高的优点。
238层NAND闪存成功堆栈更高层数的同时，实现了业界最小的面积。新产品每单位面积具备更高的密度，借其更小的面积能够在相同大小的硅晶片生产出更多的芯片，因此相比176层NAND闪存其生产效率也提高了34%。
此外，238层NAND闪存的数据传输速度为2.4Gbps，相比前一代产品提高了50%，芯片读取数据时的能源消耗也减少了21%。可以说，SK海力士通过节省芯片的电力消耗，在ESG方面也取得了可圈可点的进步。
架构：4D PUC，代表厂商：SK海力士
2018年11月，从第四代96层3D NAND开始，SK海力士推出了新的命名法——4D PUC（Periphery Under Cell），PUC是一种将外围电路重新定位到电池底部的技术，如下图所示。尽管有这个名字，该公司并没有在四维空间中创建产品，“4”这个数字所代表的其实是一种先进性（而不是指进入第四维度）。它是3D架构变体的商品名，首批所谓的4D NAND设备提升了CTF（电荷撷取闪存）NAND阵列下的外围电路，从而在芯片上节省更多空间，并进一步降低生产成本。按照SK海力士的说法，与3D相比，4D 产品单位单元面积更小，生产效率更高。
98层之后，SK海力士陆续开发出128层、176层3D NAND。2022年8月，SK海力士宣布已开发出世界最高238层4D NAND闪存，也是尺寸最小的NAND，预计2023年上半年开始量产。SK 海力士目前的4D NAND技术现已被公认为行业标准。
PUC架构使得4D NAND允许在固定区域内实现高密度，减小了芯片尺寸，但缺点是堆叠技术可能在未来达到极限。SK海力士计划以多站点电池（MSC）为核心来克服这一障碍，通过微制造将现有电池分成两个较小的电池来存储数据，减少电池堆叠的数量，同时水平扩展电池密度，这也是SK海力士 4D 2.0的技术概念的核心要素之一。
资料来源：互联网公开资料整理
5．国内企业发展困境
1）国际市场竞争激烈。
目前，闪存芯片设计行业技术进步快、市场竞争激烈，中国企业一方面面临国际知名厂商的竞争，著名厂商在该行业经营多年，在资金实力、技术储备、渠道及品牌等方面都具有明显的竞争优势，另一方面，中国企业还面临新进入者可能采用的低价格竞争，如果不能建立有效的策略，保持和增强自身的动态竞争能力，则将会对中国企业经营业绩产生不利影响。
2）受技术及下游产业影响较大
闪存芯片设计行业处于电子产品产业链的中上游，其行业利润水平变动整体上与下游终端电子产品行业的景气状况相关。此外，行业利润率水平与其创新能力也息息相关，电子产品更新换代很快，总体呈现落后技术产品利润水平降低、先进技术产品利润水平升高的变动趋势。因此，产品技术更新速度与下游产业对NAND Flash芯片市场影响较大，容易出现较大的产业波动。
3）存在行业壁垒
a ）技术壁垒
合格的闪存产品不仅需要在体积、容量、读写速度等性能指标满足市场要求，对于通用型闪存而言，还需要能适用于市场上种类繁多的各种电子系统。这要求相应的闪存设计公司具备从芯片、应用电路到系统平台等全方位的技术储备，这些都要求设计公司有深厚的技术积累和行业经验，对后进者而言，这种积累和经验构成壁垒。
b ）产业整合壁垒
对于闪存芯片设计企业而言，打通从晶圆厂、封装厂、测试厂、整机制造商等上下游产业链，获得整合能力，是其获得发展的前提。在上游，业内高端工艺的晶圆生产线较为稀缺，为确保产品质量、控制成本和稳定的产能供应，闪存芯片设计企业需要与其主要的晶圆厂、封装及测试厂商建立紧密的合作关系。
在下游，为确保产品能顺利推向市场，需要已有客户的支持，也需要不断地拓展新客户和新渠道，积累品牌知名度。对后进者而言，市场先入者已建立的、稳定运营的产业生态链构成其进入壁垒。
c ）客户壁垒
闪存芯片的可靠性和稳定性对电子产品安全性而言意义重大。因此，下游客户对上游芯片供应商的选择极为谨慎。客户若要大批量采购，势必对市场上符合基本要求、口碑较好的多款闪存芯片进行可靠性、稳定性、兼容性等验证，从中挑选出合适的芯片方案。
因验证时间长，客户一旦选定芯片方案，通常不会轻易对闪存芯片等核心器件进行更换。因此，在某一细分领域，一旦某一款芯片或者某几款芯片获得了客户认可，形成了良好的市场口碑，将对后进者形成壁垒。
6.行业现状
NAND：全球六大龙头竞争，格局稳定 。 NAND市场集中度不断提高。1996年全球NAND大厂现已多半退出市场，新进厂商通过技术突破占领市场份额。如今全球NAND 市场被6家海外厂商垄断，六家厂商合计市占率长期稳定在95%+，格局稳定，2021年三星、铠侠、西部数据、海力士、美光、 Solidigm的市场份额分别是34%、19%、14%、13%、11%、6%，CR6达到93%。
第一大市场：中国是全球第一大NAND市场，占据37%的市场份额，美国占NAND市场的31%，位列第二。自给率极低：长存量产前，本土自给率几乎为0 。长存引领大陆NAND发展：大陆首家3D NAND IDM厂商，2016年成立，计划建立三个工厂，每个工厂规划产能为10万片/月， 计划于2025年实现满产；2019年Q3基于Xtacking架构的64层3D NAND量产，2021年128层TLC和业界首款128层QLC NAND量产； 2021年中国大陆NAND产能占全球6%，长存NAND产能占全球6%，引领大陆发展。
韩系美系厂商主导主流产品，大陆、台系厂商主要角逐利基产品。利基产品：利基存储产品包括SLC NAND、容量小于等于4GB的MLC/TLC NAND、利基DRAM、Nor、SRAM等产品，在这些细分市 场中主要是中国台湾的南亚、华邦、旺宏等厂商角逐，大陆长鑫、兆易等也是利基产品 。主流产品：主流产品包括容量大于4GB的MLC/TLC NAND产品、PC DRAM、Mobile DRAM、Server DRAM,这些是主要市场，国际 一流大厂三星、美光、海力士、东芝是代表厂商。
2D到3D大势所趋：2D在平面上对晶体管尺寸进行微缩，从而获得更高的存储密度，但晶体管尺寸微缩遇到物理极限，现已面临瓶颈，达到发展极限。为了在维持性能的情况下实现容量提升，3D NAND成为发展主流。2019年，3D NAND的渗透率为72.6%，已远超2D NAND，且未来仍将持续提高，预计2025年3D NAND将占闪存总市场的97.5%
TLC、QLC为市场主流：目前TLC、QLC是NAND的主流产品，合计占95%的份额，根据Gartner数据，2019年SLC NAND市场16.7亿+美金，占NAND市场的3%-4%左右
资料来源：International business strategies，联芸科技市场闪存市场研究中心，中泰证券研究所
SLC NAND是大陆设计公司发力点：根据Gartner数据统计，2019 年SLC NAND 全球市场16.7亿美元，在原有刚性需求的 支撑和下游不断出现的新兴应用领域，2021年市场预计达到 21.4亿美元，占NAND市场的3%-4%；台系厂商华邦、旺宏占据 SLC NAND的主要份额，目前大陆如兆易创新、东芯股份、北京君正均发力SLC NAND，长江存储做主流NAND（3D NAND 256Gb\512Gb\1.33Tb）。
NAND分成利基与主流：SLC NAND、MLC/TLC NAND <=4GB是利基产品，MLC/TLC NAND>4GB是主流产品。1月主流、利基合约价环比持平1）主流NAND：2023年1月MLC NAND 合约价稳定，与12月持平，同比跌幅13%-14%。2）利基NAND：2023年1月SLC NAND 合约价稳定，与12月持平，同比跌幅6%-10%。2023年1月现货价环比跌幅0-2.4%，整体较稳定。1）主流NAND：12月现货价波动-2%-+1%，2023年1月现货价跌幅0%-1.6%，波动较小。2）利基NAND：12月现货价跌幅0%-4%，2023年1月现货价跌幅0%-2.4%，跌幅不一，近一周SLC 1Gb现货价上涨1%。
7.大陆相关企业
长江存储
长江存储（缩写“YMTC”，简称“长存”）致力于提供 3D NAND 闪存设计、制造和存 储器解决方案的一体化服务，产品广泛用于移动通信、消费数码、计算机、服务器等领域。公司于 2016 年 7 月在武汉成立，发展至今已近四年。2017 年 10 月，长存成功设计并制造了中国首款 3D NAND 闪存。2019 年 9 月，公司成功量产 64 层 TLC 3D NAND 闪存。2020 年 4 月，公司宣布 128 层 TLC/QLC 两款产品研发成功，其中X2-6070 是业界首款 128 层 QLC 闪存，I/O 速度、存储密度和单颗容量均为业界最高。公司受国家和地方产业资金的全力支持，控股股东为紫光国器（隶属于紫光集团），持股51.04%，大基金持股 24.09%，为第二大股东， 湖北省科技投资集团有限公司持股 12.99%，湖北国芯产业投资基金合伙企业持股 11.88%。
兆易创新
兆易创新于 2005 年创立于北京，致力于半导体研发设计，于 2016 年在上交所上市。目前形成存储、控制和传感全方位布局。公司产品下游应用广泛，主要涵盖手机、平板电脑等手持移动终端、消费类电子产品、物联网终端、个人电脑及周边，以及通信设备、医疗设备、办公设备、汽车电子、工业控制设备等领域。公司的主营业务包括：存储芯片、微控制器、传感器、技术服务及其他业务。立足存储，同时布局控制器和传感器，致力构建完善的半导体生态系统。NOR Flash 系列产品上，公司提供从 512Kb至 2Gb 系列产品，涵盖了 NOR Flash 市场主流容量类型，电压覆盖 1.8V-3.3V 以及宽电压产品，工艺节点覆盖 65/55nm制程，并且进一步向 40nm推进。在 DRAM产品上，公司于 2021年推出 GDQ2BFAA 系列，17nm DDR 3产品仍在筹划中。MCU系列产品中，公司已量产 35个系列 400 种型号，下游满足主流工控与消费电子领域需求，未来进一步向汽车领域切入布局；在传感器产品上，公司布局了电容侧边指纹产品，未来将推出 OLED触控产品和新一代 LCD触控产品，进一步满足下游消费电子、车载市场需求。
北京君正
君正成立于 2005 年，基于创始团队创新的 CPU 设计技术， 迅速在消费电子市场实现SoC 芯片产业化，并于 2020 年完成对全球车载存储领先企业北京矽成的并购。存储芯片成为公司主要收入来源，2022存储芯片/智能视频芯片/模拟及互联芯片/微处理器芯片收入占比分别为75%/12%/9%/2% ，毛利率分别为36.9%/26.3%/53.0%/51.8%。以下是公司历年营业收入构成。模拟与互联芯片是公司未来潜在成长点，车载产品线不断丰富。并购北京矽成后，除了存储芯片，公司进一步拓展了模拟与互联芯片业务。目前，公司模拟芯片以 LED 驱动芯片为主，其他还包括触控传感芯片、DC/DC 芯片、车用 MCU 新品等。目前模拟芯片中，高端消费占比较高，车载芯片的收入规模快速增长。互联芯片包括 LIN、CAN、H.hb 等网络传输芯片，过去以通讯设备、工业制造为主，未来将更加侧重车载应用。2022 公司模拟与互联芯片收入达到 4.8 亿元，同比+16.0%；毛利率约为 53.0%，同比-1.6pct。
免责声明：本文章不涉及投资建议，仅供分享观点所用。
参考资料：
中泰证券：DRAM价格继续创新低、NAND价格企稳海外存储大厂Q1存货达峰值；
民生证券：半导体系列报告：长江存储持续进阶，国产 3D NAND 加速崛起；
